Fundació TecnoCampus
eCampus
Universitat Empresa
eCampus

Que estàs buscant?

Informació general

Tipus d'assignatura: Obligatòria

Coordinador: Joan Triadó Aymerich

Trimestre: Segon trimestre

Crèdits: 4

Professorat: 

Marcos Faúndez Zanuy
Eduard Ros Rodríguez 
Ferran Mercader álvarez 

Idiomes d'impartició

  • Català

Algunes preguntes dels qüestionaris moodle estan en Català, la resta en castellà

Competències

Competències específiques

  • CE11: Coneixements dels fonaments de l'electrònica.

Descripció

Introducció a l’Electrònica Digital amb components discrets (portes lògiques i circuits integrats combinacionals, aritmètics i seqüencials). La teoria s’orienta al muntatge pràctic de circuits digitals. S’expliquen també els conceptes elementals d’aritmètica binària, i s’aprèn a sintetitzar i analitzar circuits que resolguin tasques senzilles.

Continguts

1. Funcions lògiques.

Descripció

Introducció
Una breu introducció a la informació digital i la seva representació i als circuits digitals, processadors de propòsit específic i al computador (model de Von Neumann) així com al llenguatge màquina i assamblador i la seva relació amb els llenguatges d'alt nivell (compilació/traducció).

Representació de nombres naturals
Representació de nombres naturals en decimal i binari i la seva generalització al sistema convencional en base b. Hexadecimal. Rang de la representació. Algorisme d'extensió de rang. Canvis de base entre sistemes convencionals.

Activitats vinculades

Primera prova parcial.

Resolució d’exercicis.

Pràctiques de laboratori.

 

2. Circuits combinacionals.

Descripció

Circuits lògics combinacionals
Definició de circuit lògic combinacional. Cronogrames. Variables i funcions lògiques. Taula de veritat. Portes lògiques Not, And i Or. Esquema lògic d'un circuit. Regles d'interconecció per a construir circuits lógics combinacionals vàlids. Anàlisi lògica (de l'esquema a la taula de veritat). Síntesi (de la descripció funcional a la taula de veritat i d'aquesta última al circuit lògic): en suma de minterms, amb un decodificador i portes Or, amb una memòria ROM i síntesi mínima en producte de sumes usant mapes de Karnaugh. Anàlisi temporal (cronogrames i temps de propagació d'una entrada a una sortida).

Activitats vinculades

Primera prova parcial.

Resolució d’exercicis.

Pràctiques de laboratori.

 

3. Circuits aritmètics.

Descripció

Blocs aritmètics combinacionals per a nombres naturals:
Algorismes aritmètics de la suma, resta i multiplicació i divisió per potencies de dos nombres naturals representats en binari. Full-adder, Half¿adder i Full-sudstractor. Blocs combinacionals que implementen els algorismes aritmètics anteriors amb detecció de resultat no representable en n bits. Comparadors de igual, menor i menor o igual. Blocs combinacionals no aritmètics (operadors lògics bit a bit, disseny de multiplexors en arbre). Disseny de nous blocs aritmètics.

Nombres enters: representació i blocs aritmètics combinacionals:
Representació de nombres enters. Complement a dos. Rang i algorisme d'extensió de rang. Canvi de representació per a nombres enters entre signe i magnitud en decimal i complement a dos. Algorismes aritmètics i blocs combinacionals que els implementen (amb detecció de resultat no representable en n bits): suma, canvi de signe, resta, multiplicació i divisió per potencies de dos i comparadors de menor i menor o igual. Sumador/restador amb detecció de resultat no representable per nombres naturals i enters.

Activitats vinculades

Segona prova parcial.

Resolució d’exercicis.

Pràctiques de laboratori.

 

4. Circuits seqüencials.

Descripció

Necessitats de memòria i sincronització. Senyal de rellotge. Definició de circuit seqüencial síncron. El biestable D activat per flanc: definició i implementació amb dos multiplexors, temps de propagació i cronogrames. Regles d'interconnexió per construir circuits seqüencials vàlids. Estructura d'un circuit seqüencial (models de Mealy i de Moore). Taula de transicions i taula de sortides. Grafs d'estat per al model de Moore. Cronogrames simplificats. Anàlisi lògica: del circuit al graf d'estats. Síntesi: de l'especificació funcional al graf d'estats i d'aquest darrer a l'esquema lògic del circuit amb el mínim nombre de biestables. Anàlisi temporal: camins crítics i temps de cicle mínim.

Activitats vinculades

Segona prova parcial.

Resolució d’exercicis.

 

5. Circuits programables.

Descripció

SPLD, PAL, GAL, CPLD, FPGA.

Matrius de portes, interconnexions, entrada/sortida.

Tecnologies de programació. Fusible, antifusible, EPROM, SRAM.

Procés de programació. VHDL.

Lògica d’exploració de contorn.

Activitats vinculades

Segona prova parcial.

 

Sistema d'avaluació

La qualificació final serà la mitjana ponderada de les qualificacions de les activitats avaluables:

Primera prova parcial: 35%

Segona prova parcial: 35%

Pràctiques de laboratori: 30%

Examen de recuperació: 70%

Hi haurà una primera prova parcial a meitat de curs i una segona prova parcial a final de curs.

Per als estudiants que no superin l’avaluació durant el curs, es mantindrà el 30% de la qualificació de pràctiques, i es farà un examen de recuperació global que valdrà el 70% de la nota.

L’examen de recuperació podrà servir per a aprovar l’assignatura amb un 5 de nota final, però no per a obtenir una nota superior a 5.

Les activitats de pràctiques no són recuperables.

Bibliografia

Bàsic

Thomas Floyd. Fundamentos de sistemas digitales. Pearson, 2006. ISBN 9788483220856.

Complementary

Daniel Gajski. Principios de diseño digital. Prentice Hall, 1997. ISBN 84-8322-004-0.

John Hayes. Introducción al diseño lógico digital. Addison-Wesley, 1996. ISBN 0-201-62590-3.